Multicore Chips Menimbulkan Cabaran Besar Seterusnya untuk Industri

Menambah lebih banyak pemprosesan teras telah muncul sebagai cara utama untuk meningkatkan prestasi pelayan dan cip PC, tetapi faedah akan sangat berkurang jika industri tidak dapat mengatasi cabaran perkakasan dan pengaturcaraan tertentu, peserta di Multicore Expo di Santa Clara

Sebagian besar perisian hari ini masih ditulis untuk cip tunggal dan perlu ditulis semula atau dikemas kini untuk memanfaatkan peningkatan jumlah teras Intel, Sun Microsystems dan pembuat cip lain produk mereka, kata Linley Gwennap, presiden dan penganalisis utama di The Linley Group.

Aplikasi di luar jangkaan akan sering berjalan lebih cepat pada CPU dengan sehingga empat teras prosesor, tetapi di luar prestasi itu tahap dan mungkin semakin merosot apabila lebih banyak teras ditambah, katanya. Laporan baru-baru ini dari Gartner juga menyoroti masalah ini.

Pembuat cip dan pembina sistem telah memulakan usaha untuk mendidik pemaju dan menyediakan mereka dengan alat yang lebih baik untuk pengaturcaraan multicore. Setahun yang lalu, Intel dan Microsoft berkata mereka akan melabur AS $ 20 juta untuk membuka dua pusat penyelidikan di universiti A.S. yang dikhaskan untuk menangani masalah tersebut. Kekurangan alat pengaturcaraan multicore untuk pemaju arus perdana mungkin merupakan cabaran terbesar yang dihadapi oleh industri hari ini, kata Gwennap.

Menulis aplikasi dengan cara yang membolehkan bahagian yang berlainan daripada tugas pengkomputeran, seperti menyelesaikan masalah matematik atau memberikan imej, dibahagikan dan dilaksanakan serentak di seluruh teras tidak baru. Tetapi model ini, yang sering dipanggil pengkomputeran selari, telah terhad setakat ini terutamanya untuk persekitaran pengkomputeran yang khusus dan berkinerja tinggi.

Tetapi dalam beberapa tahun kebelakangan ini, Intel dan Advanced Micro Devices telah menambah teras sebagai cara yang lebih cekap kuasa untuk meningkatkan prestasi cip, perubahan yang ketara dari amalan tradisional mereka yang meningkatkan kelajuan jam. Intel sedang membina lapan teras ke dalam cip Nehalem-EX yang akan datang, dan AMD sedang merekabentuk cip 12-teras untuk pelayan. Mereka juga menambah keupayaan multi-threading, yang membolehkan setiap teras berfungsi pada beberapa baris kod pada masa yang sama.

Ini bermakna aplikasi arus perdana perlu ditulis dengan cara yang berbeza untuk mengambil kesempatan daripada teras tambahan yang tersedia. Kerja ini sukar dilakukan dan mencipta potensi untuk jenis baru untuk perisian bug. Salah satu yang paling biasa adalah "keadaan bangsa," di mana keluaran perhitungan bergantung pada pelbagai elemen tugas yang diselesaikan dalam suatu perintah tertentu. Jika tidak, kesilapan boleh berlaku.

Beberapa alat pengaturcaraan selari ada, seperti Parallel Studio Intel untuk C dan C ++. Penjual lain di ruang itu ialah Codeplay, Polycore Software and Clik Arts. Terdapat juga model pengaturcaraan selari C yang baru yang dipanggil OpenCL, yang dibangunkan oleh Kumpulan Khronos dan disokong oleh Apple, Intel, AMD, Nvidia dan lain-lain.

Tetapi banyak alat yang ada masih berfungsi dalam proses, peserta di Ekspo Multicore berkata. Pengkomputeran perisian perlu mengenal pasti kod yang dapat dipelaraskan, dan kemudian melakukan tugas menyeragamkannya tanpa campur tangan secara manual daripada pengaturcara, kata Shay Gal-on, pengarah kejuruteraan perisian di EEMBC, sebuah pertubuhan bukan untung yang membangunkan tanda aras untuk cip terbenam.

Walaupun kekurangan alat, beberapa vendor perisian mendapati ia agak mudah untuk membuat kod selari untuk pekerjaan pengkomputeran mudah, seperti imej dan pemprosesan video, kata Gwennapp. Adobe telah menulis semula Photoshop dengan cara yang boleh menetapkan tugas seperti perbesaran dan penapisan imej ke teras x86 tertentu, meningkatkan prestasi sebanyak tiga hingga empat kali, katanya. "Jika anda melakukan video atau grafik, anda boleh mengambil set berbeza piksel dan serahkan mereka kepada CPU yang berbeza. Anda boleh mendapatkan banyak paralelisme seperti itu, "katanya. Tetapi untuk tugas-tugas yang lebih kompleks, sukar untuk mencari satu pendekatan untuk mengenal pasti urutan perhitungan yang boleh diparalel dan kemudian membahagikannya.

Walaupun sisi pengaturcaraan dapat memberikan cabaran terbesar, terdapat juga perubahan perkakasan yang perlu dibuat, untuk mengatasi masalah seperti latensi memori dan kelajuan bas lambat. "Apabila anda menambahkan lebih banyak CPU pada cip, anda memerlukan jalur lebar memori untuk menyandarkannya," kata Gwennap.

Berkongsi cache memori tunggal atau bas data di antara beberapa teras boleh membuat hambatan, yang bermaksud teras tambahan akan sebahagian besarnya dibazirkan. "Pada masa anda sampai ke enam atau lapan CPU, mereka menghabiskan masa mereka bercakap antara satu sama lain dan tidak bergerak maju untuk mendapatkan apa-apa kerja," katanya.

Onus mungkin akhirnya berbohong dengan pemaju untuk merapatkan jurang antara perkakasan dan perisian untuk menulis program selari yang lebih baik. Ramai coders tidak akan mempercepatkan perkembangan terkini dalam reka bentuk perkakasan, kata Gal-on. Mereka perlu membuka kunci data dan arkitek cip belajar untuk memahami bagaimana kod mereka dapat berfungsi dengan lebih baik, katanya.